

PATENT Docket No.: ATMSP-007

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Group Art Unit: 2818

Examiner: Not yet assigned

Serial No.: 10/622,804

Filed: July 18, 2003

In re Application of: Bedarida et al.

For: APPARATUS AND METHOD FOR A CONFIGURABLE MIRROR FAST

SENSE AMPLIFIER

Certificate of Mailing

I hereby certify that this correspondence is being deposited with the United States Postal Service with sufficient postage as First Class Mail, in an envelope addressed to Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on 5/21/04, Signed Lie Misser Property States and States and States and States are sufficiently sufficient to the States and States are sufficiently suffici

Krista Thompson

TRANSMITTAL OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Enclosed for filing, please find a Certified Copy of Priority Document TO2003 A 000132.

In the event any fee is required for filing the above-noted document, including any fees required under 37 CFR 1.136 for any necessary Extension of Time to make the filing of attached document timely, the Assistant Commissioner is hereby authorized to charge the fee to our Deposit Account No.: 50-0612. A duplicate copy of this page is enclosed.

Respectfully submitted, Sierra Patent Group, Ltd.

Dated: MM A.

Kenneth D'Alessandro
Reg. No. 29 144

Reg. No.: 29,144

Sierra Patent Group, Ltd. P.O. Box 6149 Stateline, NV 89449 (775) 586-9500



Ministero delle Attività Produttive

Direzione Generale per lo Sviluppo Produttivo e la Competitività Ufficio Italiano Brevetti e Marchi Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per:

Invenzione Industriale

N. TO2003 A 000132



Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'accluso processo verbale di deposito.

11 8 MAR. 2004

Roma li

IL FUNZIONARIO

Giampietro Carlotto Giolo Vedio Lorlotdo


AL MINISTERO DELL'INI UFFICIO ITALIANO BREVETTI	DUSTRIA DEL COMME	ERCIO E DELL'ARTI	IGIANATO	MODULO A SOF
DOMANDA DI BREVETTO PER IN		EPOSITO RISERVE, ANTICI	PATA ACCESSIBILITÀ AI	PUBBLICO
A. RICHIEDENTE (I)				10,33 Eur
1) Denominazione ATMEL (Co. Lancing 2
Residenza SAN JOS	5EGA	LIFORNIA	U.S.A. codic	· TITTINGITUTE
2) Denominazione			· · · · · · · · · · · · · · · · · · ·	ليا ل
Residenza		· · ·	codic	e (
B. RAPPRESENTANTE DEL RICHIEDI				
cognome e nome t				<u></u>
denominazione studio di appartenenza	Dacopacer a	Partners S.p		
via Corso Regio	·	In LI 217 città TOR		cap 10152 (prov) 10
C. DOMICILIO ELETTIVO destinatario	TETTTTTTTTT			
		n. Lull città Lull	ruppo Lilli	
D. TITOLO AMPLITETCATORE D	classe proposta (sez/cl/scl) I_RILEVAMENTO		•••	
CONFIGURABILE E	-PROGEDIMENTO	PER CONFIGUR	ARE UN TALE	- AMPLIFICATORE
. ,		•		
ANTICIPATA ACCESSIBILITÀ AL PUB	BLICO: SI LI NO女」	SE ISTAN	ا/ليا/ليا	」 N° PROTOCOLLO
E. INVENTORI DESIGNATI	cognome nome	1 1		gnome nome
n BEDARIDA LORI	ENZO		IANI MONICA	· · · · · · · · · · · · · · · · · · ·
2) ISACCO ANDREA	P .			
F. PRIORITÀ			allegato i deposito S/R	SCIOGLIMENTO RISERVE Data N° Protocollo
nazione o organizzazione	tipo di priorità			
. 1) [•	الالبيااليا	
2)		لىا لىـــــــا،	الاللىسااللاا	<u> </u>
G. CENTRO ABILITATO DI RACCOLT	A COLTURE DI MICRORGANISMI,	denominazione		
H. ANNOTAZIONI SPECIALI	•	• .		
H. ANNOTAZIONI SPECIALI				
:				-
· · · · · · · · · · · · · · · · · · ·				
DOCUMENTAZIONE ALLEGATA		·		SCIOGLÍMENTO RISERVE
N. es.	Company of the second	de decadatere e discadigazioni (a)	hhilastorio 1 ecompions)	Data N° Protocollo
Doc. 1) PROV n. pag.		ile, descrizione e rivendicazioni (ol	northern i esterchene) im	
Doc. 2) PROV n. tav.	disegno (obbligatorio se citato l			السنساناناناليا
Doc. 3) RIS		erimento procuta generale	***************************************	
Doc. 4) RIS	designazione inventore			
Doc. 5) O RIS	documenti di priorità con traduz	zione in Italiano		confronta singole priorità
Doc. 6) O RIS	autorizzazione o atto di cession	10		المنابا الماليا الماليا
Doc. 7) LO	nominativo completo del richie	dente		
8) attestati di versamento, totale lire	DUECEN TONOVANT	*UNO/80		obbligatorio
COMPILATO IL LZUSI LOUZI LZUGU	013 FIRMA DEL (I) RICHIEDE	ENTE (I)	PAOLO	AMBELLI
CONTINUA SUNO NO	<u> </u>		(Iscr. No.	435BM)
DEL PRESENTE ATTO SI RICHIEDE CO	PIA AUTENTICA SIMO		Jacobacci	& Partners S.p.A.
C. C. I. A. A.	DI TORINO		00122	codice 01
VERBALE DI DEPOSITO NUMERO	DI DOMANDA	2003 A U	LUDISA	
	atro	li giorno		, del mese di
L'anno millenovacento Duemili il (i) richiedente (i) sopraindicato (i) ha (har	atte	Ventroin	i G U E fogli aggluntivi per la α	FEDDIA10 processione del brevetto soprariportato.
I. ANNOTAZIONI VARIE DELL'UFFIC		· · · · · · · · · · · · · · · · · · ·	0	
		the second secon		
			•	
IL DEPOSITANTE		AMERA DI COMMERGIO	ρ	L'UFFICIALE ROGANTE
II DEPOSITANTE	CZ	AMERA DI COMMERCIO IDUSTRIA ARIIGIANATO E AG ITORINO ABBUILITE	RICOLTURA .	L'UFFICIALE ROGANTE
	CZ	IDUSTKIA AKIKWANATO E AG		L'UFFICIALE ROGANTE

HIASSUNTO INV	ENZIONE CON DISEGNOPRINCIPALE	0 0 3 4 EC 0 0 0	132 TA DI DEPOSITO	Ladd det	U A
NUMERO BREVETTO			DATA DI RILASCIO	25 ′ 02 ′ 2003 Liji	
A. RICHIEDENTE	(0)				
Denominazione	LATMEL CORPORATIO	N	<u> </u>	<u>. </u>	
Residenza	ISAN JOSE	CALIFORNIA	U.S.A.		
D. TITOLO					
AMPLIFIC	CATORE DI RILEVAME	NTO RAPIDO A S	PECCHIO, DI T	'IPO	
CONFIGU	RABILE E PROCEDIME	NTO PER CONFIG	URARE UN TALE	-AMPLIFICATORE	
<u> </u>		<u> </u>			í
<u> </u>	· · · · · · · · · · · · · · · · · · ·				
Classe proposta (sez.	Jcl/scl/)	(gruppo/sottogruppo)			

L. RIASSUNTO

Sistema ad amplificatore di rilevamento a specchio configurabile per una memoria istantanea, avente le segunti caratteristiche. Una sorgente di potenza genera una tensione di riferimento. Una pluralità di transistori è polarizzata alla tensione di riferimento. La pluralità di transistori sono accoppiati ciascuno ad un secondo transistore. Ciascun della pluralità di transistori è inoltre configurato per fornire una corrente per confronto con la memoria istantanea. La tensione di riferimento è interna, stabile ed indipendente da variazioni dell'alimentazione di potenza o della temperatura. La pluralità di transistori è reciprocamente in parallelo. Un transistore a specchio è acoppiato alla pluralità di transistori. La pluralità di transistori è configurata in modo tale che almeno uno dell'almeno un transistore sia attivato con un segnale allo scopo di fornire la corente per confronto con la memoria istantanea. Inoltre, la tensione di riferimento può essere modificata allo scopo di modificare la corrente per il confronto con la memoria istantanea.

M. DISEGNO .



Descrizione dell'invenzione industriale dal titolo:
"Amplificatore di rilevamento rapido a specchio, di tipo
configurabile e procedimento per configurare un tale
amplificatore".

Di: ATMEL CORPORATION, nazionalità statunitense, 2325 Orchard Parkway, San Jose, California 95131, Stati Uniti d'America.

Inventori designati: BEDARIDA, Lorenzo; SACCO, Andrea; MARZIANI, Monica.

Depositata il: 25 FEB. 2003 70 2003 A 0 0 0 1 3 2

SFONDO DELL'INVENZIONE

1. Campo dell'invenzione

L'invenzione riguarda una memoria. Più particolarmente, l'invenzione riguarda configurare un amplificatore di rilevamento rapido a specchio allo scopo di creare una corrente di riferimento mediante la quale leggere lo stato di celle di una memoria istantanea.

2. Stato della tecnica

Un sistema per leggere una memoria istantanea

utilizza tipicamente un amplificatore di rilevamento differenziale per confrontare la quantità di corrente che scorre attraverso una cella di riferimento rispetto ad una cella di memoria selezionata. Un circuito sensore determina se la cella di memoria selezionata ha un 1 logico od uno 0 logico in essa memorizzato sulla base del confronto.

Quando la quantità di corrente che scorre attraverso la cella di riferimento è più grande della quantità di corrente che scorre attraverso la cella di memoria selezionata, allora un valore logico 0 (programmata) è letto dalla cella di memoria. Quando la quantità di corrente che scorre attraverso la cella di riferimento è più piccola della quantità di corrente che scorre attraverso la cella di memoria selezionata, allora un valore logico 1 (cancellata) è letto dalla cella di memoria.

Una corrente di riferimento, generalmente metà della corrente di una cella cancellata (valore logico 1), abilita il sistema a determinare, attraverso un confronto con la corrente della cella di memoria, quale valore logico è memorizzato nella cella di memoria selezionata. La corrente di riferimento è tipicamente impostata in modo tale che il sistema distingua tra stati programmato e cancellato.

Una cella di riferimento genera la corrente di riferimento. La cella di riferimento è situata in un array all'esterno dell'array memorico allo scopo di evitare cicli di scrittura e cancellazione che modificano la soglia delle celle di riferimento. La corrente di riferimento è trasportata attorno al chip mediante un sistema di specchi di corrente.

La figura 1 illustra un sistema 10 in cui uno specchio locale 12 riflette una corrente di riferimento all'interno di un amplificatore di rilevamento 15.

L'amplificatore di rilevamento 15 ha un circuito polarizzatore 17 per polarizzare una linea di bit. Un generatore di tensione di riferimento 19 crea un certo livello di tensione, generata usualmente dalla corrente della cella di riferimento, per un comparatore 21. Il comparatore 21 determina se la cella dell'array di lettura è cancellata o programmata.

Il tempo di accesso alla memoria dipende da quanto rapidamente può attivarsi il circuito di corrente di riferimento. Un nodo 16 è precaricato ad un valore di riferimento ed è lasciato evolvere. Una circuiteria di equalizzazione (non mostrata) consente l'evoluzione della carica in corrispondenza del nodo 16. La circuiteria di equalizzazione produce un effetto di carico su un segnale su una linea 18.

Un inconveniente della suddetta struttura consiste, nel fatto che, poiché il segnale sulla linea 18 è lo stesso per tutti gli amplificatori di rilevamento 15, l'effetto di carico può ridurre le prestazioni per un accesso alla memoria rapido. Inoltre, l'effetto di carico aggiunto della circuiteria di equalizzazione aumenta il tempo di accesso alla memoria. In aggiunta, la lettura frequente delle celle di memoria può variare le tensioni di soglia delle celle di riferimento e può quindi compromettere la loro affidabilità.

La Vcc minima per un circuito 20 utilizzata per polarizzare la cella di riferimento dipende da un transistore a canale p 11 in una configurazione diodica e da un cascode 13 che polarizza la linea di bit di riferimento a circa 1V, così che se il transistore 11 è sufficientemente conduttivo, allora la sua V_{GS} può essere approssimata alla sua soglia VthPl a la Vcc minima è

 $V_{CC} = V_{THP1} + 1v + V_{DSATN1}$.

Nei moderni circuiti a bassa tensione, la Vcc minima deve essere la più bassa possibile.

BREVE DESCRIZIONE DELL'INVENZIONE

procedimento L'invenzione realizza un edun dispositivo per un amplificatore di rilevamento configurabile. Un array configurabile transistori selezionabili per cui uno o più transistori

servono come riferimento di corrente per le celle di memoria in un dispositivo a memoria istantanea. Il riferimento di corrente è confrontato con la corrente in una cella di memoria ed un livello logico di 0 oppure 1 è letto dalla cella di memoria sulla base se la corrente nella cella di memoria è più grande del, od inferiore al riferimento di corrente.

L'array è configurato allo scopo di fornire un adatto livello di riferimento di corrente che consente al sistema di distinguere tra la corrente nella cella di memoria destinata a rappresentare il livello logico 0 e la corrente destinata a rappresentare il livello logico 1.

L'array è configurato selezionando uno più transistori per servire come riferimento di corrente, oppure variando la tensione applicata al gate almeno in corrispondenza di almeno un transistore allo scopo variare la quantità di corrente che percorre il transistore, oduna combinazione di selezione variazione.

BREVE DESCRIZIONE DELLE FIGURE

La FIGURA 1 è uno schema semplificato che illustra un lettore di contenuti di celle di memoria della tecnica nota.

La FIGURA 2 è uno schema semplificato che illustra

una forma di realizzazione dell'invenzione.

La FIGURA 3 è uno schema semplificato che illustra una forma di realizzazione dell'invenzione.

La FIGURA 4 è un reogramma che illustra un procedimento per configurare un amplificatore di rilevamento a specchio.

La FIGURA 5 è un reogramma che illustra un procedimento per configurare un amplificatore di rilevamento a specchio.

La FIGURA 6 è un reogramma che illustra un procedimento per configurare un amplificatore di rilevamento a specchio.

DESCRIZIONE DETTAGLIATA DELL'INVENZIONE

Va da sè per gli ordinari tecnici del ramo che la seguente descrizione dell'invenzione è semplicemente illustrativa e non è in alcun modo limitativa. Altre forme di realizzazione della presente invenzione saranno facilmente evidenti ai tecnici del ramo aventi il vantaggio della presente descrizione.

La FIGURA 2 illustra una forma di realizzazione dell'invenzione. Una corrente di linea di bit 100 è confrontata con una o più correnti da un circuito di riferimento 102. Transistori configurabili 104 (0 transistori di riferimento) sono polarizzati con la stessa tensione di riferimento. La tensione di

riferimento è generata internamente, è stabile ed indipendente da variazioni dell'alimentazione di potenza e della temperatura. In una forma di realizzazione, la tensione di riferimento è un riferimento di intervallo di banda (non mostrato).

La corrente che attraversa un transistore 112 utilizzata come corrente di riferimento. La quantità di corrente che attraversa il transistore 112 è funzione di quanti transistori 104 sono polarizzati in una modalità attiva (conduttiva). I transistori 104 sono in un array configurabile ed uno o più transistori 104 polarizzati nella modalità attiva allo scopo di creare la corrente desiderata attraverso il transistore 112 quindi la corrente di riferimento desiderata. In forma di realizzazione, ciascun transistore 104 nell'array costituisce parte di un gruppo. La corrente attraverso i transistori 104 è selezionata da transistori polarizzazione 106. Adesempio, il gruppo di transistori 103-1 comprende transistori 104-1 e 106-1. Allo scopo di selezionare la corrente che attraversa il transistore 104-1, che è inoltre la stessa corrente che attraversa il transistore 106-1 ed il gruppo 103-1, il transistore 106-1 è polarizzato in una modalità attiva. Il gruppo di transistori 103-2 comprende transistori 104-2 e 106-2. Allo scopo di selezionare la corrente che attraversa il gruppo di transistori 103-2, il transistori 106-2 è polarizzato in una modalità attiva. Il gruppo di transistori 103-3 comprende transistori 104-3 e 106-3. Allo scopo di selezionare la corrente che attraversa il gruppo di transistori 103-3, il transistore 106-3 è polarizzato in una modalità attiva, e così via. Il gruppo di transistori selezionato è rapidamente attivato. Gli effetti di carico dovuti ai gruppi di transistori 103 consentono un tempo di accesso più rapido.

La somma della corrente attraverso i gruppi transistori 103 è la stessa come la corrente attraverso il transistore 112. La corrente attraverso il transistore 112 è riflessa da un transistore a specchio 113 ed è confrontata con la corrente in una cella di memoria selezionata, ad esempio, la cella di memoria 110. Dopo la selezione di uno o più gruppi di transistori 103, corrente attraverso questi gruppi, riflessa dal transistore 113, è confrontata con le celle di memoria. Se la corrente nella cella di memoria 110 è più grande della corrente nel gruppo di transistori selezionato 103, allora è assegnato un livello logico 1 alla cella di memoria. Inversamente, se la corrente nella cella di memoria 110 è inferiore alla corrente nel gruppo di transistori selezionato 103, allora è assegnato un livello logico 0 alla cella di memoria 110.

selezionato più di un gruppo di transistori 103, allora la somma della corrente attraverso i gruppi selezionati è confrontata con la corrente nella cella di memoria. In una forma di realizzazione, i transistori 104 sono transistori a canale N azionati in saturazione.

Il minimo per la Vcc

 $V_{CC} = V_{TH} + V_{NODE1}$

dove V_{TH} è approssimativamente la tensione di soglia del transistore 112, e V_{NODE1} è la tensione attraverso il nodo 114 e la terra. Una Vcc minima più bassa consente una più ampia gamma di applicazione di bassa tensione per l'invenzione rispetto a circuiti aventi una Vcc minima più alta.

L'amplificatore di rilevamento 115 include un circuito 116 per polarizzare la linea di bit 100 ed il transistore 113 che forza una corrente di riferimento sulla linea di bit 100. Il generatore di tensione di riferimento 118 crea un livello di tensione tipicamente generato dalla corrente della cella di riferimento. Un comparatore 120 determina se la cella di memoria è cancellata o programmata.

Rispetto alla figura 2, la corrente di riferimento è tipicamente stabilita per sperimentazione. La corrente di riferimento deve essere sufficientemente superiore alla corrente nella cella di memoria che rappresenta il

livello logico 0 e sufficientemente inferiore alla corrente che rappresenta il livello logico 1, così che valori non corretti non sono letti dalla memoria istantanea.

Il transistore 113 riflette la corrente che attraversa il transistore 112. Quando è stabilita una corrente di riferimento adatta, la corrente passa attraverso il transistore 112 e viene confrontata, attraverso lo specchio di transistori 113, con la corrente all'interno delle celle di memoria.

Un metodo per stabilire la corrente di riferimento è con i segnali 108. I segnali 108 attivano ciascun gruppo sulla base dei valori della corrente che attraversa i rispettivi transistori. Ad esempio, se la corrente che attraversa i transistori 104-1 e 104-2 fornisce una corrente di riferimento adatta, allora i segnali 108-1 e 108-2 attivano i transistori 106-1 e 106-2. Se la corrente che attraversa il transistore 104-4 fornisce una corrente di riferimento adatta, allora il segnale 108-4 attiva il transistore 106-4. Va da sè per i tecnici del ramo che ciascun gruppo di transistori può di per sé fornire una corrente di riferimento adatta, e che altre combinazioni di gruppi possono fornire anch'esse una corrente di riferimento adatta. Va inoltre da sè per i tecnici del ramo che possono essere utilizzati meno e più

gruppi e che questo esempio si applica anche alla forma di realizzazione illustrata nella figura 3.

In una forma di realizzazione, questa configurazione si presenta durante la verifica del dispositivo e non è ripetuta. In un'altra forma di realizzazione, questa configurazione si presenta durante l'attivazione per il circuito.

Un altro metodo per regolare la corrente di riferimento è regolando la tensione sul segnale 130, che si accoppia al gate di ciascuno dei transistori 104. Variare la tensione sul segnale 130 varia la quantità di corrente che scorre attraverso i transistori 104. Va da sè per i tecnici del ramo che questo metodo si applica alla forma di realizzazione della figura 3 e che può essere utilizzata una combinazione di questo metodo e del metodo precedente.

La figura 3 illustra una forma di realizzazione utilizzata per evitare l'effetto Early. L'effetto Early dipende dall'accorciamento della lunghezza di canale effettiva nella regione di saturazione causata dal VDS che è più grande del limite VDSAT. In questa condizione, la regione di svuotamento attorno alla giunzione del drain diventa più ampia, facendo sì che le equazioni di trasporto di deriva standard siano sostituite equazioni più complesse. L'effetto diventa più



pronunciato come si accorcia la lunghezza di canale.

La struttura cascode 300 polarizza il nodo 302. In una forma di realizzazione, un regolatore di linea di bit 304 polarizza la linea di bit di matrice 305 ad 1V mentre la struttura cascode 300 polarizza la tensione al nodo 302 allo scopo di evitare l'effetto Early e può essere inferiore rispetto alla tensione al nodo 306.

Il minimo di tensione per la v_{cc} nel circuito della figura 3 è

 $V_{CC} = V_{TH} + V_{NODE2} + V_{DS}$

dove V_{TH} è la tensione di soglia del transistore 309 e V_{NODE2} è la tensione attraverso il nodo 302 e V_{DS} è la tensione drain-source attraverso il transistore 308. In una forma di realizzazione, V_{NODE2} è inferiore ad 1V. Com'è sancito in precedenza, una V_{CC} minima più bassa per l'invenzione rispetto alla tecnica nota consente una più ampia gamma di applicazioni a bassa tensione.

Mentre non è mostrato un amplificatore di rilevamento nella figura 3, va da sè per i tecnici del ramo che il circuito nella figura 3 può includere un amplificatore di rilevamento com'è mostrato nella figura 2.

La figura 4 è un reogramma che illustra un procedimento per configurare un amplificatore di rilevamento a specchio. Nel blocco 400, determinare la

corrente dispersa da uno o più transistori di riferimento. Nel blocco 410, selezionare configurazione di almeno uno dell'almeno un transistore sulla base della corrente dispersa riferimento dall'uno o più transistori di riferimento. Nel blocco 420, confrontare la somma della corrente con la corrente di una cella in una cella di memoria della memoria istantanea.

La figura 5 è un reogramma che illustra un procedimento per configurare un amplificatore rilevamento a specchio. Nel blocco 500, regolare la tensione di gate in un transistore di riferimento in modo tale che la corrente che percorre il transistore di riferimento sia una corrente di riferimento adatta. Nel blocco 510, confrontare la corrente con la corrente di una cella in una cella di memoria della memoria istantanea.

figura 6 è un reogramma che illustra procedimento per configurare un amplificatore di rilevamento a specchio. Nel blocco 600, selezionare uno o più transistori in modo tale che la somma della corrente che percorre l'uno o più transistori si avvicini ad una corrente di riferimento adatta. Nel blocco 610, regolare la tensione di gate su almeno uno dell'almeno transistore in modo tale che la somma della corrente che

percorre l'uno o più transistori si avvicini ad una corrente di riferimento adatta. Nel blocco 620, confrontare la somma della corrente con la corrente di una cella in una cella di memoria nella memoria istantanea.

Mentre sono state mostrate e descritte forme di realizzazione ed applicazioni della presente invenzione, va da sè per i tecnici del ramo che sono possibili molte più varianti di quante menzionate in precedenza senza allontanarsi dai presenti concetti inventivi. Pertanto, l'invenzione non deve essere limitata con l'eccezione dello spirito delle rivendicazioni allegate.

RIVENDICAZIONI

1. Sistema ad amplificatore di rilevamento a specchio configurabile per una memoria istantanea, comprendente:

una sorgente di potenza che genera una certa tensione di riferimento; e

un array in cui l'array comprende una prima pluralità di transistori e mezzi per selezionare, ciascuno della prima pluralità di transistori essendo accoppiato ai mezzi di selezione, l'array essendo polarizzato alla tensione di riferimento e configurato per fornire una corrente per un confronto con la memoria istantanea.

- 2. Sistema secondo la rivendicazione 1, in cui la tensione di riferimento è interna, stabile ed indipendente da variazioni dell'alimentazione di potenza o della temperatura.
- 3. Sistema secondo la rivendicazione 2, in cui ciascuno della prima pluralità di transistori è in parallelo.
- 4. Sistema secondo la rivendicazione 3, comprendente inoltre un transistore a specchio accoppiato all'array.
- 5. Sistema secondo la rivendicazione 5, in cui la tensione minima richiesta per il sistema è la tensione di soglia del transistore a specchio più la tensione attraverso l'array.
- 6. Sistema secondo la rivendicazione 5, in cui la prima



pluralità di transistori è rapidamente attivata.

- 7. Sistema secondo la rivendicazione 5, comprendente inoltre una pluralità di amplificatori di rilevamento associati alla memoria istantanea ed una pluralità di array, uno di ciascuno della pluralità di amplificatori di rilevamento essendo accoppiato ad uno di ciascun della pluralità di array.
- 8. Sistema secondo la rivendicazione 5, comprendente inoltre una pluralità di amplificatori di rilevamento associati alla memoria istantanea accoppiati all'array.
- 9. Sistema secondo la rivendicazione 8, dove la pluralità di gruppi di transistori sono transistori a canale N.
- 10. Sistema secondo la rivendicazione 9, in cui la prima pluralità di transistori è configurata in modo tale che almeno uno della prima pluralità di transistori sia attivato con un segnale allo scopo di fornire la corrente per il confronto con la corrente di una cella della memoria istantanea.
- 11. Sistema secondo la rivendicazione 10, comprendente inoltre una seconda pluralità di transistori, uno di ciascuno della seconda pluralità di transistori essendo accoppiato ad uno ciascuno della prima pluralità di transistori, in cui la seconda pluralità di transistori, in cui la seconda pluralità di transistori riceve il segnale ed attiva la prima pluralità di transistori.

- 12. Sistema secondo la rivendicazione 11, dive la tensione di riferimento è modificata allo scopo di modificare la corrente per il confronto con la corrente della cella della memoria istantanea.
- 13. Sistema ad amplificatore di rilevamento a specchio configurabile per una memoria istantanea, comprendente:

una sorgente di potenza che genera una certa tensione di riferimento;

un array in cui l'array comprende una pluralità di transistori ciascuno dei quali è accoppiato a mezzi per selezionare, il gruppo di transistori essendo polarizzato alla tensione di riferimento e configurato per fornire una corrente per un confronto con la memoria istantanea;

una struttura cascode accoppiata alla pluralità di transistori e configurata per polarizzare la pluralità di transistori allo scopo di ridurre l'effetto Early.

- 14. Sistema secondo la rivendicazione 13, comprendente inoltre un transistore a specchio accoppiato alla struttura cascode.
- 15. Sistema secondo la rivendicazione 14, in cui la pluralità di gruppi di transistori è configurata in modo tale che almeno uno della pluralità di transistori sia attivato con un segnale, diretto ai mezzi per selezionare, allo scopo di fornire la corrente per il

confronto con la corrente della cella di memoria istantanea.

- 16. Sistema secondo la rivendicazione 15, in cui la tensione di riferimento è modificata allo scopo di modificare la corrente per il confronto con la corrente della cella di memoria istantanea.
- 17. Procedimento per configurare un sistema ad amplificatore di rilevamento a specchio per una memoria istantanea, comprendente:

determinare la corrente dispersa da uno o più transistori di riferimento;

selezionare una configurazione di almeno un transistore di riferimento sulla base della corrente dispersa dall'almeno un transistore di riferimento; e

confrontare la somma della corrente con la corrente di una cella di una cella di memoria nella memoria istantanea.

18. Procedimento per configurare un sistema ad amplificatore di rilevamento a specchio per una memoria istantanea, comprendente:

regolare la tensione di gate su un transistore di riferimento in modo tale che la corrente che percorre il transistore di riferimento sia un riferimento di corrente adatto; e

confrontare la corrente con la corrente di una cella

di una cella di memoria nella memoria istantanea.

19. Procedimento per configurare un sistema ad amplificatore di rilevamento a specchio per una memoria istantanea, comprendente:

selezionare almeno un transistore in modo tale che la somma della corrente che percorre l'almeno un transistore si avvicini ad un riferimento di corrente adatto;


regolare la tensione di gate su almeno uno dell'almeno un transistore in modo tale che la corrente che percorre l'uno o più gruppi di transitori si avvicini ad un riferimento di corrente adatto; e

confrontare la somma della corrente con la corrente di una cella di una cella di memoria nella memoria istantanea.

PECCI C ASSOCIATION

CAMERA DI COMMERCIO INDUSTRIA ARTIGIANATO E AORICOLTURI DI TORINO 1/5








Per incarico di: ATMEL CORPORATION

PAOLO DAMBALLI (Iscr. No. 435BM)





(Iscr. No. 435BM)





FIG. 3






FIG. 4



(Iscr. No. 435BM)




FIG. 6

